### PROBE PIN AND CONTACTOR PROVIDED WITH IT

Patent number:

JP10038918

**Publication date:** 

1998-02-13

Inventor:

NAKASAKI NORIAKI; KATO KAZUO

Applicant:

DENKI KAGAKU KOGYO KK

Classification:

- international:

G01R1/067

- european:

Application number:

JP19960190417 19960719


Priority number(s):

Report a data error here

## Abstract of JP10038918

PROBLEM TO BE SOLVED: To maintain the positional accuracy of the tip of a probe pin and to enhance the durability of the probe pin by a method wherein only the tip of the probe pin, for semiconductor measurement, which is composed of a needlelike single crystal and in which a conductive film is formed on the surface is covered with a material for a contact.

SOLUTION: An electrode line 7 is formed on an SOI wafer 8 by an etching method, and an Au bump is then formed in a prescribed position on the electrode line 7. An Si needlelike single crystal is formed in the position by a VLS method, and the tip part of the needlelike single crystal is then polished so as to be uniform in a prescribed length. Then, a substrate film 4 is formed, in a prescribed thickness, on the surface of the needlelike single crystal 1 and on that of the electrode line 7 by an electroless plating operation, and an Au film 5 as a conductive film is then formed in a prescribed thickness by an electroplating method.



Data supplied from the esp@cenet database - Patent Abstracts of Japan

# (19)日本国特許庁(JP)

G01R 1/067

# (12) 公開特許公報(A)

(11)特許出願公開番号

# 特開平10-38918

(43)公開日 平成10年(1998) 2月13日

(51) Int.Cl.<sup>6</sup>

識別記号

庁内整理番号

FI G01R 1/067 技術表示箇所

Α

審査請求 未請求 請求項の数3 OL (全 4 頁)

(21)出願番号

特願平8-190417

(22)出願日

平成8年(1996)7月19日

(71)出願人 000003296

電気化学工業株式会社

東京都千代田区有楽町1丁目4番1号

(72)発明者 中崎 範昭

東京都町田市旭町3丁目5番1号 電気化

学工業株式会社総合研究所内

(72)発明者 加藤 和男

東京都町田市旭町3丁目5番1号 電気化


学工業株式会社総合研究所内

# (54) 【発明の名称】 プロープピン及びそれを有するコンタクター

# (57)【要約】

【課題】 半導体回路の狭ピッチ、高密度化に対応でき、多数回のオーバードライブにもプローブピン先端部の位置精度が維持できるプローブピン、それを有するコンタクターを提供し、もって長期耐久性に優れるプローブカードを提供する。

【解決手段】 針状単結晶からなり該表面に導電膜を設けた半導体計測用のプローブピンであって、先端部のみを接点材料で被覆したことを特徴とするプローブピンであり、好ましくは、前記接点材料がめっきにより被覆されていることを特徴とするプローブピンであり、又、前記のプローブピンを有するコンタクターである。



# 【特許請求の範囲】

【請求項1】 針状単結晶からなり該表面に導電膜を設けた半導体計測用のプローブピンであって、先端部のみを接点材料で被覆したことを特徴とするプローブピン。

1

【請求項2】 前記接点材料をめっきしていることを特 徴とする請求項1記載のプローブビン。

【請求項3】 請求項1記載のプローブピンを有するコンタクター。

# 【発明の詳細な説明】

#### [0001]

【発明の属する技術分野】本発明は、半導体集積回路等の電気特性を測定するプローブカードに関し、特に、プローブカードを構成し、前記半導体回路等の電極に接する重要部のプローブピン、並びに前記プローブピンが回路接続されているコンタクターに関する。

## [0002]

【従来技術】半導体集積回路等の製造工程においては、一般に半導体ウェハーに多数のチップが形成された段階で、各チップの電気的特性を測定し、動作特性の良否判定を行なう。この測定には、多数のプローブピンが被検 20 査体の電極形状に応じて植設されているコンタクターをプローブカードに用いる。

【0003】一般に、プローブカードは、複数のプローブピンを電極に接触させるために、複数のプローブピン先端部がつくる仮想的な面の平坦度や、被検査体の電極の平坦度、更には評価装置に組み込んだ場合の両者の平行度等の誤差を吸収し、接触抵抗値が安定するのに必要な荷重を負荷して用いる。そのためプローブピンは、被検査体と接触する先端部とプローブカードの基板部への固定部分との間が弾性的に撓む様に設計される。このプ 30ローブピンを撓ませる量をオーバードライブと称する。

【0004】一方、近年の半導体の微細化、高集積化に伴いプローブピンの配置は狭ピッチ化が進んでいる。との場合、プローブピン先端位置の高精度化が必要であるにもかかわらず、プローブピンの直径が小さくなり、必要なオーバードライブを数万乃至数十万回負荷した場合に、プローブピンの塑性変形が起こり、プローブピン先端の位置精度が悪くなるという問題があった。更に最近のウェハーテストにおいては、ウェハーを100℃程度まで加熱した状態でテストする高温測定が普及しつつあり、プローブピンのクリープ変形等による位置精度の悪化が問題になっている。

【0005】現在、使用されているプローブピンの大半はWを材料とする線材の一本一本をブリント配線基板に植設して作製されているが、最近の狭ピッチ、高密度化への要求に対し、その製造方法及びプローブピン先端位置精度の両面において対応が困難になりつつある。

【0006】そこで、VLS成長で形成した針状単結晶 パッタリング法等のいろいろな公知の方法を用いて形成を応用する方法が提案さており(特開平5-19863 することができる。この場合、オーバードライブによる6号公報、特開平5-215774号公報、特開平5-50 導電性膜の塑性変形をなるべく小さく抑えるため、延性

218156号公報参照)、これらの方法によって、狭 ビッチで高密度のプローブカードの製造が容易になり、 しかも高精度にプローブビンを配置することができる様 になった。

2

【0007】上記方法で得られるプローブピンは、針状単結晶を導電化するために導電膜で被覆されるが、導電膜だけでは電極との接触部分の耐久性が維持できないため、導電膜の表面上全面に更に接点材料を被覆した構造を採用している。そのため、プローブカードとして使用する初期においてプローブピン先端位置の精度に問題はないが、数万乃至数十万回のコンタクト後では、被覆した膜の永久変形が生じ、プローブピン先端の位置精度が悪化するという問題があった。

### [0008]

【発明が解決しようとする課題】本発明は、上述したような従来の問題点に鑑みてなされたものであって、最近の狭ピッチ、高密度化に対応でき、プローブピンに要求されるオーバードライブを数十万回以上負荷しても、プローブピン先端の位置精度を維持できるプローブピン、そしてコンタクターを提供し、もって長期耐久性を有するプローブカードを提供することを目的とする。

### [0009]

【課題を解決するための手段】本発明は、針状単結晶からなり該表面に導電膜を設けた半導体計測用のブローブピンであって、先端部のみを接点材料で被覆したことを特徴とするブローブピンであり、好ましくは、前記接点材料がめっきにより被覆されていることを特徴とする前記プローブピンであり、又、前記プローブピンを有するコンタクターである。

#### 0 [0010]

【発明の実施形態】以下、図をもって、本発明を説明する。本発明のプローブビンは、図1に例示されるとおり、針状単結晶1の表面に導電膜2が設けられ、更に先端部には接点材料3が被覆された構造を有するものである。

[0011]本発明の針状単結晶について、その材質は例えばVLS成長によって形成されるものが使用でき、具体的には、Si、LaB。、Ge、 $\alpha$ -Al $_2O_3$ 、GaAs、GaP、MgO、NiO、SiC、InGa等である。このうち、半導体と同じ材質のSiが熱膨張率等の特性が同じであり、プローブピンの位置精度が高温でも変化しにくいという理由から好ましい。また、一般的に、針状単結晶の太さは数~ $100\mu$ mであり、長さは数百 $\mu$ m~数mmである。

【0012】前記針状単結晶1は、導電化する目的で表面に一般的に導電膜2を設けるが、この導電膜2はAu、Cu等の低電気抵抗の金属をめっき法、蒸着法、スパッタリング法等のいろいろな公知の方法を用いて形成することができる。この場合、オーバードライブによる 連貫性時の塑性変形をなるべく小さく抑えるなめ、延性 3

材料のAuをめっき法で形成するのが好ましく、その厚みは $1.0\sim3.0\mu$ mが好ましい。

【0013】本発明におけるプローブピンの先端部と は、オーバードライブを加えたとき発生するプローブビ ンの撓みが少ない部分を意味し、一般的には、プローブ ピン全長が1600 µmの場合最先端から300 µm程 度である。プローブビンの先端部で、接点材料3で被覆 する部分の長さは、最先端から20~200μm程度が 好ましい。この長さが短かい場合には時として最先端部 での接点材料の膜の剥離が起きることがあり、長すぎる とオーバードライブによる接点材料3の塑性変形が起き プローブピンの位置精度を悪化させることがある。前記 接点材料3の厚みは、プローブピンの受ける荷重によっ て異なるが、例えば、接触荷重0.1~1.0gfの場 合、0.2μm以上が好ましい。その厚みの上限につい ては、特に定めるべき理由はないが、一般的には1.2 μm程度あれば十分である。尚、本発明ではプローブピ ンの最先端部の形状は問わず、例えば円錐型や先端が丸 くなった形状でも可能である。

【0014】本発明で用いられる接点材料とは、溶着及 20 び接点移動が少なく、耐食性が良く、実使用条件下数十万回以上のコンタクトでも消耗が少ない耐久性の優れた金属であり、例えば、Pd、Ir、Rh、Ni等の金属や、PdにAg、Cu、Pt、Au等の金属を添加したPd合金、AgにSn、In、Zn、Cu等の酸化物を添加したAg合金等が挙げられる。これ等のうち、Pdは後述のとおり容易にめっきができ、針状単結晶表面簡便に被覆することができ、しかも耐久性にすぐれることから、好ましく用いられる。

【0015】前記接点材料3を針状単結晶1の先端部分のみに形成する方法としては、例えば、接点材料を成膜しない部分をレジスト等でマスキングし、めっき法、蒸着法、スパッタリング法等の成膜法を用いて被覆し、マスキング材を後で除去することで容易に形成することができるが、マスキング材を用いず、直接先端部のみにめっきする方法が製法が容易でより好ましい。また、接点材料で針状単結晶を被覆する他の方法としては、針状単結晶の全体を前記成膜法で被覆した後、先端部を除く不要部分をエッチング除去する方法でも可能である。

[0016]

【実施例】以下、実施例及び比較例を用いて、本発明を 更に詳細に説明する。

〔実施例1~7、比較例1~3〕

<中間体の準備>図2に例示するとおり、SOIウエハ -8の上に電極ライン7をエッチング法で作成し、更に 前記電極ライン7上の所定の位置にAuバンプを作成 し、その位置にSiの針状単結晶をVLS法にて形成さ せ、更に前記針状単結晶の先端部分を研磨し、所定の長 さを揃える。次に、前記針状単結晶1及び電極ライン7 10 の表面に無電解めっきでNi下地膜4を0. lμmの厚 さで形成し、更に、導電膜のAu膜5を電気めっき法で 1. 0~3. 0 µmの厚さで成膜した。尚、このとき目 標としたプローブピン配置のパターンはロの字型に60 μmピッチで300本配置した形状である。上記操作に おいて、Auバンプの大きさ、研磨時の寸法、Au膜の 厚みを調整することで、針状単結晶の直径が15~18 μm、長さが1000~2000μm、Au膜厚が1. 0~3.0μmのプローブピンを有するコンタクター中 間体を準備し、以降の操作の試料とした。

【0017】<実施例1~7>前記試料中から適宜選択し、プローブピンの先端から約100μmを、市販されている筆めっき用電解Pdめっき液で浸した筆に差し込み、プローブピン先端部にPdをめっきした。筆には片側に白金電極を差し込み、SOIウエハー8に形成した電極ライン7との間に電流を流しめっきした。 このときの電流密度は500mA/mm²で、めっき液温度は23℃で、1分間のめっきで厚さ0.6μmのPd膜6を成膜することができた。

【0018】上記操作で得たコンタクターについて、後述のプロービング耐久性試験を行い、その前後のプローブピン先端の位置ズレ量を測定した。この結果を表1に示す。尚、プロービング耐久性試験は、オーバードライブを40μmで負荷し、サイクルタイム175msec、コンタクト時間125msecの条件で100万回行なった。また、プローブピン先端の位置の測定は、XYステージ(測定精度±1μm)付きの工場顕微鏡を使用し、倍率200倍で耐久性試験前後のプローブピン先端の位置座標を測定することで求めた。

[0019]

40 【表1】

単位;μm

		針状単結晶		Au 膜厚	P d めっき		先端部位置ずれ	
		直径	長さ	<b>股净</b>	位置 * 1	膜厚	平均值	最大値
実	1	1 5	1000	2. 0	先端のみ	0. 6	<1	5
施	2	15	1500	2. 0	先端のみ	0.6	2	7
例	3	1 5	2000	2. 0	先端のみ	0.6	5	10
	4	18	1500	2. 0	先端のみ	0.6	<1	5
	5	15	1500	1. 0	先端のみ	0.6	<1	4
	6	15	1500	3. 0	先端のみ	0.6	8	13
比	1	1 5	1000	1. 0	全体	0. 2	1 2	2 0
較	2	15	1000	1. 0	全体	0.6	16	23
例	3	15	1000	1. 0	全体	1. 0	21	3 5

\*1 プローブピンにおける、めっきした位置

【0020】<比較例1~3>前記試料を用い、実施例 と同一の方法で、市販されている電解Pdめっき液(液 20 温60℃) にSOIウエハーごと浸し、電流密度2mA /dm2で40~200秒間めっきし、0.2~1.0 μmの厚さのPd膜3をプローブピンの全表面及び電極 ライン部分に成膜した(図3参照)。この操作で得られ たコンタクターを、実施例1~6と同一の評価を行っ た。この結果を表1に併せて記載する。

# [0021]

【発明の効果】本発明のプローブピン並びにコンタクタ ーは、実施例から明かのとおり、100万回のオーバー ドライブを負荷されてもプローブピンの位置精度が維持 30 6 Pd膜 でき、長寿命であるという特徴を有しているので、最近 の半導体回路の狭ビッチ化、高密度化にも対応でき、有 用である。

# 【図面の簡単な説明】

本発明のプローブピンの一例を示す断面図。 \*【図1】

本発明の実施例に係るプローブピンを示す断 【図2】 面図。


【図3】 比較例に係る公知のプローブピンを示す断面 図。


# 【符号の説明】


- 1 針状単結晶
- 2 導電性膜
- 3 接点材料
- 4 Ni下地膜
- 5 Au膜
- - 7 電極ライン
  - 8 SOIウエハー
  - 9 コンタクター

\*

[図2]







【図3】